

Verificarea Funcțională a Sistemului Multiprocesor de Bord al Satelitului

Nicolae SECRIERU, Emilian GUȚULEAC, Roman NICU

Universitatea Tehnică a Moldovei

nsecrieru@gmail.com, egutuleac@mail.utm.md, roman@rgg.md

Abstract — În lucrare sunt prezentate aspecte de elaborare și verificare funcțională prin rețele Petri temporizate a sistemului multiprocesor de bord al unui microsateelit.

Index Terms — sistem multiprocesor de bord, procesare concurrentă în timp real, rețele Petri, verificare funcțională.

I. INTRODUCERE

Arhitectura unui sistem de calcul de bord al unui satelit este determinată de misiunea care va fi îndeplinită și performanțele lui conform sarcinii tehnice [4, 7].

În cazul unui microsateelit (MS), sarcinile ale unui astfel de sistem de calcul sunt individualizate în fiecare caz, dintre care cele principale: orientarea în spațiu; controlul telemetriei; controlul alimentării; comunicarea cu stațiile de monitorizare de pe pământ.

Un alt aspect al dezvoltării sistem de calcul de bord constă în necesitatea de a procesa mai multe fluxuri de date concurente și controlul aplicațiilor în timp real, ceea ce poate să creeze conflicte care la rândul său poate să ducă la ieșirea din funcție a întregului sistem. Situația fiind și mai complicată în cazul unui satelit în cazul apariției unor defecte în timpul funcționării sistemului, deoarece practic până când satelitul nu este lansat este imposibil de simulat funcționarea sistemelor lui în condiții spațiului cosmic, de asemenea, există pericolul apariția defectărilor în urma lansării satelitului, când întregul sistem este supus supraîncărcării din cauza forțelor fizice.

Concepția unui astfel de sistem de calcul bazat pe paralelism și cooperarea componentelor de la specificația sa inițială până la verificarea faptului că elaborarea propusă *satisface* cerințelor de performanță, necesită un mediu de dezvoltare. În acest context, este de dorit ca într-un astfel de mediu să fie folosit *un singur formalism*, care să aibă capacități suficiente pentru descrierea acțiunilor proceselor cooperante, protocoalelor de comunicație, construirea și validarea modelului sistemului analizat [2].

Rețelele Petri (RP) și extensiile lor [3, 6] pot fi considerate modele stare-tranziție care permit modelarea, verificarea funcțională și evaluarea performanțelor proceselor componente ale unui sistem cu evenimente discrete.

În continuare, succint sunt prezentate unele aspecte de elaborare și verificare funcțională a sistemului multiprocesor de bord al unui microsateelit prin rețele Petri temporizate.

II. ELABORAREA SISTEMULUI MULTIPROCESOR

Elaborarea unui sistem multiprocesor de bord (SMB) include: definirea cerințelor produsului; elaborarea specificațiilor funcționale; crearea proiectului arhitectural;

verificarea funcțională și evaluarea performanțelor; furnizarea versiunii arhitecturale elaborate.

În Fig. 1 este prezentată diagrama etapelor de proiectare și dezvoltare a SMB al MS.




Fig. 1. Diagrama etapelor de proiectare și dezvoltare a SMB.

În baza cerințelor specificate la începutul proiectului a fost dezvoltat modelul de cerințe față de SMB, folosind formalismul UML [1].

În Fig. 2 este prezentată diagrama generală a modelului cerințelor față de SMB dezvoltat.




Fig. 2. Modelul cerințelor.

Cerințele funcționale se referă la funcționalitățile: intrări și ieșiri (interfața cu utilizatorul și mediul); funcții și constrângeri de timp ale sistemului software și modul de realizare a lor, precum și specificarea unor algoritmi de prelucrare a datelor.

La cerințele nefuncționale se refera cele care nu țin de funcționalitățile de bază ale sistemului. Acestea pot să se refere la: performanțele calculatorului; costuri; consumul de

energie ; dimensiunea fizică și greutate; fiabilitate, siguranță în funcționare, mentenabilitate hardware și software, securitatea datelor, sistemul de operare, cromatica interfeței grafice, scalabilitatea aplicației, persistența datelor, portabilitatea datelor / aplicației, etc.

Există o strânsă legătură între arhitectura sistemului de calcul, nivelul de performanță și software-ul care urmează să-i pună în valoare caracteristicile funcționale.

Pe baza disponibilității tehnice și structurale ale acestor elemente și a combinațiilor arhitecturale dintre ele, se obține mulțimea modelelor, imaginabile teoretic, ale sistemelor de calcul. În realitate, doar o submulțime destul de restrânsă este viabilă sub aspectele fezabilității tehnologice și a acceptabilității în raport cu criteriile de performanță, utilitate și cost. Un principiu de bază pentru concepția arhitecturii unui sistem de calcul în scopul îmbunătățirii calității și al creșterii performanțelor sale este paralelismul și cooperarea resurselor de calcul concurente folosite, care își găsește aplicabilitatea atât la nivel hardware, cât și software [4, 6, 7].

Diferențele între diversele arhitecturi ale sistemelor de calcul de bord, ce se întâlnesc în literatură, pot fi cuantificate cu următorii parametri [6]:

(a) prima cantitate este dimensiunea masivului de date memorat, numărul de procesoare și puterea de prelucrare a procesorului individual, produsul acestora determinând astfel, până la un punct anumit, puterea de procesare a întregului sistem;

(b) complexitatea suportului de comunicație, care va determina flexibilitatea sistemului și, de aici, dacă puterea de procesare obținută prin multiplicare poate fi folosită de o clasă mare de probleme;

(c) distribuția controlului sistemului, adică dacă întregul masiv de procesoare este condus de un procesor central, sau dacă fiecare procesor are propriul său controler;

(d) forma de control a sistemului, care poate fi dedusă dintr-o secvență predefinită de instrucțiuni sau o structură de control mai adecvată stilurilor de programare obiect orientate.

La elaborarea modelului arhitectural al SMB au fost luate în considerație atât aspecte structurale statice de modularitate sau dinamice de reconfigurabilitate, cât și cele de funcționalitate și de implementare [4, 7, 8].

Arhitectura sistemului SMB pentru MS este prezentată într-o formă simplificată în Fig. 3.

Organizarea și interacțiunea componentelor SMB.

Pentru a mări fiabilitatea sistemului au fost prevăzute 2 elemente de prelucrare (EP) a datelor. Întregul sistem este compus din câteva subsisteme MC cu EP locale de prelucrare și control a datelor, care la rândul lor vor comunica cu microprocesorul (MP) central.

Rolul principal în arhitectura îl joacă 2 MP identice, care în Fig. 3 sunt notate ca "MAIN". Ele vor lucra ca coordonatoare de lucru și supraveghere a proceselor ce au loc pe MS. Unul va lucra în regim normal de funcționare, iar al doilea va fi în rezervă în starea de repaus. Funcționarea lor va fi analizată de microcontrolerul "arbitrul". În cazul apariției unor erori la funcționarea unuia din microprocesoare sau ieșirea lui din funcție, "arbitrul" va activa MP care se află în repaus, comunicându-i adresa instrucțiunii și datele curente ale MP principal, ce va păstra funcționalitatea sistemului.

Fiecare subsistem lucrează în mod similar. În SMB sunt prevăzute microcontrolere care se conectează la unitățile periferice prin comutatoare care vor juca rolul de "arbitru". În calitate de interfață pentru comunicarea subsistemelor cu MP central este folosită interfața RS485.




Fig. 3. Arhitectura SMB a microsatelitului.

Funcția principală a SMB constă în a primi și transmite datele de la MP *Master* sau senzori, subsisteme MC (dispozitive *Slave*), de a prelucra datele și ca urmare, de a transmite *Master*-ului rezultatul lucrului efectuat. Datele pot fi transmise pe una din cele două magistrale comune, dacă aceasta nu este ocupată. În cazul în care ele sunt ocupate, răspunsul trebuie memorizat atât timp până când una din ele nu se va elibera. La fel dispozitivul *Slave* nu primește datele și nu începe prelucrarea lor atât timp, cât el este ocupat de prelucrarea datelor altei probleme. În așa caz se verifică dacă aceste date pot fi prelucrate de un alt subsistem. Dacă aceasta este posibil, atunci informația trece la subsistemul respectiv, unde ea este prelucrată și răspunsul este transmis la MAIN, care decide ce să facă cu rezultatul obținut. Dacă datele primite nu pot fi prelucrate de alte subsisteme, aceste date sunt stocate într-o unitate de memorie, unde își așteaptă rândul.

Pentru schimbul de date între subsisteme este cercetată procedura SDA – transfer date cu confirmare (Send Data with Acknowledge), similar protocolului standard Profibus [10].




Fig. 4. Schimbul de date în regimul SDA.

Transmiterea datelor cu confirmare ASK permite dispozitivului MASTER de a trimite o comandă sau un set de date (SDA-data) unui dispozitiv SLAVE (Fig. 4). În cazul în care setul de date este transmis dispozitivului SLAVE fără erori, comanda și setul de date sunt transmise stratului aplicativ. Ca urmare a acestor operații, va fi

transmisă o confirmare că datele au ajuns cu succes (confirmarea cmd = command adoptată) la destinație. În cazul în care setul de date conține erori, dispozitivul SLAVE va trimite un mesaj de eroare în procesul schimbului de date (cmd = CMD_ERR, Data = ERR_TX). Dispozitivul MASTER la recepționarea confirmării, va verifica dacă a fost o eroare în procesul schimbului de date, apoi va repeta procedura de transmitere a copieii datelor la același subsistem.

Algoritmul programului de prelucrare a datelor. În Fig. 5 este prezentată schema – bloc simplificată a algoritmului programului de prelucrare a datelor.




Fig. 5. Schema –bloc simplificată a algoritmului programului de prelucrare a datelor.

Punctul de pornire pentru acest algoritm se consideră momentul ieşirii MS pe orbita stabilită și lansării sistemului de alimentare, în rezultatul căreia microprocesorul central Main este setat în starea de testare, iar procesul de calcul este supravegheat de Arbitru. În cazul apariției unei erori se recurge la păstrarea datelor despre starea curentă în memoria de date, ceea ce va permite în viitor analiza erorii la stația de pe pământ și identificarea cauzei, însă există pericolul că păstrarea datelor nu poate fi posibilă în memoria externă. Pentru acest caz pot fi folosite registrele interne ale MP, însă din cauza că volumul de date poate să depășească capacitatea memoriei, în ea pot fi salvate doar adresele instrucțiunilor. Când datele sunt păstrate, sistemul analizează eroarea. Ca o posibilitate de analiză a erorii pot fi folosite codurile care corespund erorilor ce va facilita identificarea cauzei. În cazul în care eroarea este identificată se recurge la metoda specificată de remediere, însă există posibilitatea că eroarea nu poate fi identificată și deci ea nu va avea codul propriu. În acest caz Arbitrul va comuta MP care se află în rezervă. Asupra acestuia se vor executa tot aceleași proceduri de testare ca și asupra MP principal. Testarea ambelor MP se va efectua un mod succesiv. Aceasta se face din cauza că Arbitrul analizează

într-un interval de timp doar un singur MP, dacă vor fi analizate concomitent două MP și la ambele vor apărea aceeași eroare, ce teoretic este posibil, există probabilitatea că Arbitrul să se blocheze. Aceasta va duce la blocarea întregului sistem, deoarece nu va fi posibil de a executa algoritmi de remediere a erorilor care au apărut în MP.

Cum a fost deja menționat, MP secundar va repeta executarea aceluiași algoritmi ca și la MP primar. În cazul în care la momentul testării și MP secundar ies din funcție se va recurge din nou la analiza cauzei. Dacă cauza nu va fi identificată, Arbitrul va trimite semnal pentru a reseta întregul sistem și îl va restabili la punctul inițial al algoritmului. Acest proces se va repeta în mod ciclic până ce nu va fi restabilit regimul specificat de funcționarea al MP în care nu va apărea eroarea dată în procesul testării. Însă, dacă după un interval de timp specificat, sistemul nu poate restabili regimul de bună funcționare, putem spune că eroarea este cauzată de factori fizici, care nu pot fi înlăturați prin intermediul executării programului. Acesta este un caz extrem și ca consecință duce la pierderea MS.

În continuare, vom analiza algoritmul de funcționare în condiții când MP primar lucrează stabil și în urma testării nu au fost depistate erori. După testarea MP primar se recurge la testarea sistemelor periferice. În principiu, algoritmul este identic cu cel de testare al MP primar, însă diferența constă în numărul sistemelor periferice și deci a folosirii metodelor de redundanță. Ca și MP primar, subsistemele sunt dublate însă folosind MP identice, cu memoria internă ce are o capacitate mare, se poate de realizat o rezervare mai eficientă, deoarece în memoria unui subsistem poate să fie înscrisă nu numai programul lui dar și programul unuia sau a mai multor subsisteme, care depind de capacitatea memoriei prevăzute. Avantajele unei astfel de rezervare ar fi fiabilitatea care crește semnificativ, ceea ce permite de a repartiza funcțiile unui subsistem la altele, în cazul în care dacă acesta este ocupat. Să analizăm cazul în care la etapa testării în unul din subsisteme este depistată o eroare, însă analiza ei nu duce la identificarea cauzei. Acest fapt duce la activarea MP secundar, însă și la testarea lui tot poate apărea o eroare, care nu poate fi identificată și deci ea nu poate fi remediată. În acest caz se recurge la restartarea întregului sistem. Dacă după ciclul de restartare cauza erorii nu este înlăturată, MP central ia decizia de a activa în locul subsistemului defectat unul din MP din subsistemelor care au trecut testul.

După testarea întregului sistem, se va verifica starea curentă a Arbitrului, care a controlat funcționarea MP central. În cazul în care el a depistat o eroare, sistemul se va restarta. În caz contrar sistemul trece din starea de testare în starea de funcționare conform sarcinii tehnice. Trebuie de menționat că testele nu pot să cuprindă toate aspectele funcționării sistemului. De aceea este prevăzut și cazul în care după începerea activării programului pot apărea abateri de la bună funcționare. De supravegherea acestor procese se ocupă arbitri locali, pe schema-bloc ele sunt indicate ca comutatoare. Apariția a astfel de erori poate fi cauzată de mai mulți factori atât locali, cât și globali, de aceea se recurge la restartarea întregului sistem. Însă probabilitatea apariției a astfel de erori este foarte mică.

Testarea Main

Pentru a efectua verificarea funcțională a acestui sistem multiprocessor a fost elaborate și validat un model de rețea Petri temporizate.

Modelul de reţea Petri ce descrie interacţiunea dintre „Main-subprogram” şi „Main-senzor” este prezentat în Fig. 6.

Pe parcursul transmiterii pe magistrale, se va alege concret care dintre ele va fi alocată, setul de date va fi transmis în paralel doar prin două din ele. Dacă datele au fost recepţionate şi au fost prelucrate, jetonul din locaţia p_{17} care răspunde de alegerea magistralei se întoarce înapoi şi îi permite altui subsistem de a recepţiona datele de la componenta Main.




Fig. 6. Modelul de reţea Petri RP1 ce descrie interacţiunea dintre „Main-subprogram” şi „Main-senzor”.

În acest timp subsistemele care nu au primit datele de la componenta Main pot lucra în mod autonom cu datele primite de la senzori. Subsistemul nu poate recepţiona două sau mai multe instrucţiuni consecutive de la Main, căci aceasta poate provoca erori în timpul funcţionării. Din această cauză se introduce un arbitru, care nu permite trecerea altui set de date în subsistemul respective, până când el nu finisează executarea operaţiilor recepţionate anterior. Oarecum, Main-ul are prioritate şi în cazul în care subsistemul este ocupat de prelucrarea datelor primite de la senzori, iar în acest timp soseşte o comandă de la dispozitivul MASTER, atunci prelucrarea datelor se întrerupe şi rezultatele curente obţinute sunt stocate într-o unitate de memorie, atât timp, cât este necesar pentru executarea comenzii primite de la Main. Acest lucru a fost menţionat anterior şi este prezentat în Fig. 4, unde Main-ul este locaţia p_1 cu 5 probleme ce trebuie executate, iar 3 senzori sunt redaţi de locaţia p_{33} cu cei 3 jetoane ca marcaj iniţial. În Fig. 4 se observă că în locaţia p_{34} este prezent un jeton, ce indică faptul că arbitrul este liber şi decide ce cale are prioritate: de la dispozitivul MASTER sau de la senzori. Tranziţiile temporizate t_9 şi t_{36} respectiv redau

duratele respective pentru a forma calea prin care sunt transmise datele de la Main sau de la senzori.

Locaţia p_8 indică aşteptarea accesului la o magistrală liberă, iar tranziţia imediată t_7 - alocarea unei magistrale pentru a efectua transferul de date. Locaţia p_8 indică procesarea corectitudinii datelor recepţionate, durata căreia este redată de tranziţia temporizată t_8 . Tranziţiile temporizate t_{10} şi t_{11} ce se află în conflict structural redau duratele care corespund respectiv Analizei Erorilor şi remedierea lor (t_{10}) sau procesarea datelor corect recepţionate (t_{11}).

Pentru verificarea funcţională şi validarea modelului RP1 de interacţiune dintre „Main-subprogram” şi „Main-senzor” a fost folosit sistemul program instrumental VHPN, descris în [5].

III. CONCLUZIE

În lucrare sunt prezentate unele aspecte de elaborare şi verificare funcţională a sistemului multiprocesor al unui microsatelit în baza reţelelor Petri temporizate, care sunt un instrument adecvat de modelare a funcţionării proceselor de calcul şi permit excluderea conflictelor atât la nivel hardului, cât şi a softului.

BIBLIOGRAFIE

- [1] L. Baresi, M Pezzé, Improving “UML with Petri Net,” *Electronic Notes in Theoretical Computer Science*, vol. 44, pp. 1-13, 2001.
- [2] M. Calzarossa, R. Marie, “Tools for Performance Evaluation,” *Perf. Evaluation*, no. 33, pp.1-3, 1998.
- [3] C. Ciufudean, A. B. Larionescu, “Estimation of the Performances of The Discrete Events Systems,” *Advances in Electrical and Computer Engineering*, No. 2, pp. 30-34, 2003.
- [4] L. Corts, P. Eles, Z Peng, “Modeling and Formal Verification of Embedded Systems Based on a Petri Net Representation,” *Journal of Systems Architecture*, 49(12-15), pp. 571-598, 2003.
- [5] E. Guţuleac, I. Ţurcanu Em. Guţuleac, D. Odobescu, “VHPN- software tool for visual discrete-continuous modelling of hybrid system using generalized timed differential Petri nets,” *Proceedings of the 8-th International Conf. on D&AS 2006*, Suceava, România, pp. 255-262, 25-27 May 2006.
- [6] E. Guţuleac, *Evaluarea performanţelor sistemelor de calcul prin reţele Petri stochastice*. Ed.: „Tehnica-Info”, Chişinău, 2004, - 276 p.
- [7] Ahmed A. Jerraya, W. Wolf, “Hardware/software interface codesign for embedded systems,” *IEEE Computer*, 38(2), pp. 63-69, February 2005.
- [8] W. Qin, S. Malik, “Flexible and formal modeling of microprocessors with application to retargetable simulation,” *Proceedings of Conference on Design Automation and Test in Europe*, pp. 556-561, 2003.